PLACE DES MATERIAUX III-V DANS L’INDUSTRIE DES SEMI-CONDUCTEURS

Les matériaux III-V rassemblent les alliages composés d’un ou plusieurs éléments de la colonne III du tableau périodique associé avec un ou plusieurs éléments de la colonne V. La liste des éléments est représentée sur la Figure 1-5. Le silicium et le germanium, appartiennent à la colonne IV du tableau périodique. Les composés III-V les plus répandus dans l’industrie des semi-conducteurs sont le GaN, le GaAs et l’InP. Ils existent en substrat et offrent donc une large gamme de paramètre de maille pour l’épitaxie de III-V sur III-V (cf. Figure 1-5).

Les matériaux III-V sont principalement employés dans l’électronique (traitement de signaux électriques) et la photonique (signaux optiques) pour la transmission d’information. L’intérêt de ces matériaux III-V par rapport au Si, matériau phare de la microélectronique, se justifie par deux propriétés remarquables que nous allons développer : un gap direct et une mobilité des électrons élevée.

Les semi-conducteurs sont divisés en deux familles : les matériaux à « gap direct » ou « gap indirect ». Si le maximum de la bande de valence et le minimum de la bande de conduction sont alignés sur le même vecteur d’onde k, alors la bande interdite est dite directe (ou « gap direct »), comme illustré sur la Figure 1-6 pour le GaAs. C’est le cas de nombreux matériaux III-V (cf. Figure 1-5). Au contraire, s’ils possèdent des vecteurs d’onde différents alors la bande interdite est indirecte (ou « gap indirect »), comme pour le Si. Un photon dont l’énergie est proche de celle de la bande interdite, peut produire facilement une paire électron-trou dans un semi-conducteur direct, car il n’a pas besoin d’énergie pour modifier son vecteur d’onde.  Eg = 1,42eV Eg = 1,08eV E g E g

L’énergie du photon est directement liée à l’énergie du gap : ħ   = (1-5)

Alors que dans un semi-conducteur indirect, il faut satisfaire la conservation de l’énergie et du vecteur d’onde k. Ceci n’est possible que si un phonon d’énergie ħω(q) et de vecteur d’onde q participe à la transition « en fournissant le vecteur d’onde qui manque ». La transition n’est possible que si l’énergie du photon est suffisante pour exciter un électron dans la bande de conduction et créer un phonon ħ   = + ħ  (  ) ( 1-6)

La création d’une paire électron-trou est donc plus lente dans un semi-conducteur indirect. C’est pourquoi les matériaux III-V présentant un gap direct sont utilisés pour les dispositifs optiques plutôt que le Si.

Les matériaux III-V entrent avec les fibres optiques dans la plupart des composants pour la télécommunication. Les matériaux binaires InP et GaAs sont majoritairement utilisés en optoélectronique comme source électroluminescente pour les fibres optiques, les LED (Light Emitting Diode) émettant dans le spectre visible et infrarouge. La Figure 1-7 montre différents matériaux III-V et II-VI particulièrement utilisés comme diodes laser en fonction du spectre de longueur d’onde.

Les matériaux III-V présentent une mobilité des électrons environ 10 fois supérieure à celle du Si, grâce à leur faible masse effective. La masse effective d’un électron est liée à la forme de la bande de conduction près de son minimum et peut être déterminée par la relation :   ²  = ħ² (1-7)

avec E l’énergie, k le vecteur d’onde, ħ la constante de Planck réduite et m* la masse effective de l’électron [HOWES85]. Sur la Figure 1-6, on remarque que la bande de conduction varie plus rapidement avec le vecteur d’onde dans la vallée Γ pour le GaAs que pour le Si. La masse effective des électrons dans le GaAs est donc plus faible que dans le Si. La force appliquée sur un électron dans un champ électrique accélère alors l’électron plus rapidement dans le GaAs que dans le Si [HOWES85]. Les mobilités des électrons et des trous pour plusieurs matériaux III-V, comparés au Si et Ge sont présentées sur la Figure 1-8 (a). Cette forte mobilité est exploitée, par exemple, dans les transistors HEMT (High Electron Mobility Transistor) qui répondent à des exigences de systèmes fonctionnant à des fréquences élevées (micro-ondes). Les vitesses d’injections de transistors HEMT (InAs, In0,7Ga0,3As et In0,53Ga0,47As) sont comparées à celles de transistors Si MOSFET sur la Figure 1-8 (b). La faible masse effective des électrons dans le III-V a un impact sur la densité d’état des électrons dans la bande de conduction, puisqu’elles sont reliées par l’équation ∗   /   (1-8) avec Nc la densité volumique effective des électrons dans la bande de conduction, h la constante de Planck et T la température [HOWES85]. La densité d’états (notée DOS « density of states ») est donc plus faible dans les III-V que dans le Si (2,1×1017cm-3 pour l’ In0,53Ga0,47As contre 2,8×1019cm-3 pour le Si). Nous verrons dans la suite de ce chapitre que cette propriété s’avèrera être une difficulté pour l’application MOSFET traitée dans cette thèse. Une autre propriété intéressante des III-V par rapport au Si est leur tenu à haute fréquence. A très fort champ électrique, la vitesse des porteurs atteint une vitesse maximum appelée « vitesse de saturation ». Au-delà d’un certain champ électrique, la vitesse des porteurs n’augmente plus à cause d’une trop forte interaction avec le cristal. Comme montré sur la Figure 1-9, la vitesse des électrons à fort champ électrique est plus importante dans le GaAs et l’InP que pour le Si.

L’assemblage de circuits CMOS, et autres dispositifs à base de III-V est une voie importante de la recherche actuelle car elle permettrait de densifier et d’augmenter la fonctionnalité des puces [KAZIOR14]. Il serait alors possible d’intégrer au sein d’une même puce des HBT InP et GaN HEMT, par exemple, avec un circuit Si CMOS. Les matériaux III-V peuvent également être utilisés pour les interconnexions des circuits CMOS. Dans les processeurs à multi-cœurs où plusieurs circuits sont assemblés et effectuent des calculs en parallèle, les interconnexions restent une limitation majeure pour les performances. La photonique, quant à elle, peut assurer le parallélisme des données (capacité de distribuer les informations sur différents nœuds qui les traitent en parallèle) et la distribution des données à très grande distance [YOO16]. La combinaison de la photonique et de l’électronique pourrait donc profiter de tous ces avantages. Le Si et le Ge ne sont pas les matériaux les plus adaptés pour la réalisation de lasers ou modulateurs optiques. Il devient alors nécessaire d’intégrer des lasers haute-performance à base de matériaux III-V sur des circuits intégrés en Si. Le substrat Si est naturellement privilégié puisqu’il est le plus « extensible » et bon marché par rapport aux substrats III-V limités à 100 ou 150mm de diamètre. La Figure 1-11 rapporte le nombre de publications répondant au mot clé « III-V on Silicon » et montre l’intérêt grandissant de la communauté pour ce sujet. Encore plus loin que l’intégration Si CMOS et dispositifs III-V, l’intégration de matériaux III-V au sein même du CMOS est une voie explorée pour le « Beyond CMOS ». La technologie Si MOSFET a profité de la miniaturisation pour l’amélioration des performances. Cependant, les dimensions sont actuellement tellement réduites que de nouveaux effets défavorables apparaissent (cf partie 1.1.1). L’introduction de matériaux III-V comme booster de mobilité est une des voies explorées, particulièrement depuis 2005 comme montré sur la Figure 1-11.

L’intégration d’un canal III-V sur substrat Si présente de nombreuses difficultés, mais le principal défi à relever est la réduction des défauts cristallins dans les couches III-V épitaxiées sur Si. Nous expliquerons les types de défauts induits lors de l’épitaxie de couches III-V sur Si, puis les solutions envisagées pour réduire la quantité de défauts cristallins.
Le Si et les matériaux III-V présentent des propriétés physiques intrinsèques différentes ce qui rend difficile l’épitaxie de III-V sur Si. Ces matériaux possèdent trois différences majeures :
(1) La différence de coefficient de dilatation thermique : le coefficient de dilatation thermique de l’InGaAs est environ 2,2 fois supérieur à celui du Si. L’épitaxie de l’InGaAs sur Si se faisant à haute température (~600°C), des fissures peuvent apparaitre dans l’InGaAs, dans le cas de couches épaisses (~2-3µm).
(2) La différence de paramètre de maille : l’InGaAs présente une différence de paramètre de maille avec le Si allant de 8 à 10% selon la composition (de 50 à 75% d’In). Pour une hétéroépitaxie à faible différence de paramètre de maille, la croissance est dite pseudomorphique. La couche épitaxiée est contrainte pour adopter le paramètre de maille du substrat as dans le plan de l’interface, comme schématisé sur la Figure 1-12 (a).
Dans le plan perpendiculaire, la couche est contrainte. A mesure que l’épaisseur de la couche croît, la contrainte augmente dans le matériau. A partir d’une épaisseur critique, il devient énergétiquement plus favorable de créer des dislocations pour relaxer une partie des contraintes (Figure 1-12-b). Ces dislocations créent des états dans la bande interdite du III-V, qui augmentent le courant de fuite et réduisent la durée de vie des porteurs du transistor.
Le minimum de densité de dislocations émergentes de GaAs sur substrat Si reportée est de l’ordre de 106cm-2 en utilisant une couche tampon de Ge/GeSi [BOLKHOVITYANOV09]. La densité de dislocation peut atteindre 109-1010cm-2 pour une croissance directe de GaAs sur Si sans couche tampon.
(3) La différence de polarité : le matériau III-V est constitué d’éléments de groupe III (Ga, In, Al) et V (As) il est donc polaire. Le Si est, quant à lui, constitué uniquement d’élément IV, il est apolaire. La croissance d’un matériau polaire sur un matériau apolaire peut conduire à la formation de domaines d’antiphase. Le Si cristallise selon la structure de type diamant, formée par deux sous-réseaux cubiques faces centrées (cfc) décalés d’un vecteur (14 , 14 , 14). Le GaAs et l’InGaAs ont une structure type zinc blende, identique à celle du Si sauf que les deux sous-réseaux sont occupés par des atomes différents. Les structures cristallines sont représentées sur la Figure 1-13. Deux orientations possibles du GaAs sont représentées où une rotation de 90° est simplement effectuée autour de la direction [001]. Dans le cas de l’InGaAs, les atomes d’In remplacent les atomes de Ga dans son sous-réseau. L’épitaxie de l’(In)GaAs commence toujours par la saturation de la surface de Si en atomes d’As. Au niveau d’une marche monoatomique, comme illustré sur la Figure 1-14-a. les atomes d’As passent d’un sous-réseau à un autre. A l’intersection de ces domaines, de mauvaises liaisons As-As et Ga-Ga se créent et forment une paroi d’antiphase. Ce défaut cristallin nait au niveau des marches du substrat et peut émerger jusqu’à la surface du matériau et diminuer la mobilité des porteurs. En effet, les parois d’antiphase agissent comme des centres de recombinaisons non-radiatives pour les porteurs. Deux parois d’antiphase peuvent se rencontrer et s’auto-annihiler. Pour éliminer les parois d’antiphase émergentes, un substrat Si désorienté (4-6°) est souvent utilisé. La désorientation du substrat implique une longueur de marche plus petite que pour un substrat non désorienté.
A haute température, une reconstruction de la surface favorise la formation de marches biatomiques sur lesquelles ne naissent pas de paroi d’antiphase. En effet, sur une marche biatomique, la première couche d’As appartient toujours au même sous-réseau (cf. Figure 1-14-b). Par contre, les substrats standards de la microélectronique ne présentent qu’une légère désorientation (0,1-0,3°).
Afin d’éliminer les parois d’antiphase et de réduire la densité de dislocations, plusieurs stratégies d’intégration sont possibles.

Pour remédier à ces difficultés d’épitaxie de III-V sur Si, plusieurs solutions d’intégration sur Si sont possibles. On peut les classer en deux grandes catégories, selon que l’épitaxie est faite en couche complète, ou localisée dans des motifs. Puis, deux types de substrats peuvent être employés : un substrat Si standard, ou un substrat Si avec isolant. Les combinaisons possibles sont résumées sur la Figure 1-15 et seront expliquées dans la suite de cette partie.

Afin d’adapter le paramètre de maille entre le Si et le III-V (4% pour le GaAs et 8% pour l’In0,53Ga0,47As), de nombreuses méthodes existent et sont résumées sur la Figure 1-16 pour l’exemple du GaAs. L’épitaxie du GaAs sur Si peut se faire via deux modes :
– la croissance directe sur substrat Si: les deux principales méthodes que nous décrirons ici sont la croissance en deux étapes et les cycles de recuit
– la croissance via l’insertion de couches tampons (dites «buffer ») de compositions différentes, Ge et Si1-xGex, étant les plus courantes.

Pour adapter la différence de paramètre de maille entre le Si et le III-V, des matériaux de paramètres de maille intermédiaires sont insérés entre le Si et la couche d’intérêt. Ces couches tampons assurent que la densité de défauts créés à l’hétérojonction est progressivement réduite. La couche de Ge est couramment employée car elle est en accord de paramètre de maille avec le GaAs. Une publication de Luo et al. rapporte la croissance de GaAs sur substrat Si désorienté (6°), à l’aide d’un buffer Si0,05Ge0,95/Ge [LUO07]. La densité de dislocations est l’une des plus faibles atteintes dans la littérature pour le GaAs sur Si, puisqu’elle atteint 6-7×106cm-² (cf. Figure 1-17), La mobilité des électrons mesurée est de 2000cm²/Vs pour une concentration en électrons de 5×1017cm-3. Pour comparaison, la mobilité des électrons dans une couche de GaAs sur substrat GaAs atteint 5000cm²/Vs pour la même concentration électronique [HAGEMAN92].
Une autre solution élaborée pour réduire la densité de dislocations émergentes est la technique DFL (Dislocation Filter Layers), soit l’introduction de couches filtrantes. Dans l’étude de I. George et al., l’introduction de filtre GaAs/InxGa1-xAs réduit de 90% la densité de dislocation à la surface [GEORGE15], comme montré sur la Figure 1-18. La densité de dislocations émergentes atteint 108cm-² pour une croissance totale de plus de 4µm.
Une méthode basée sur des cycles de recuit pendant la croissance de GaAs (TCA thermal cycling anneal) a aussi montré son efficacité pour réduire la densité de dislocations à 106cm-3 avec une couche de GaAs de 4µm d’épaisseur [UEN06].

La technique des couches tampons implique la croissance de couches très épaisses qui peuvent induire une courbure du substrat. Cette courbure doit être compensée pour pouvoir traiter la plaque sur les équipements 300mm. La courbure est un problème particulièrement pour l’étape de lithographie puisque le focus est sensible à la planéité du substrat. Les couches tampons engendrent aussi un coût supplémentaire important en précurseur. La croissance directe de III-V sur Si est donc une voie privilégiée.
Une méthode pour faire croitre le GaAs directement sur le Si est de déposer en premier une fine couche de GaAs à plus basse température (400-450°C) avant de continuer la croissance à la température standard (~700°C) [AKIYAMA84]. La température joue sur le mode de nucléation du GaAs sur le Si. La nucléation du GaAs se fait toujours sous forme d’îlots sur Si. A basse température, les îlots sont plus nombreux, ce qui diminue la densité de dislocations créées à l’interface [BOLKHOVITYANOV08]. Le mécanisme sera détaillé dans le chapitre 3, partie 6.1.
Dans l’objectif d’intégrer le matériau III-V sur Si à l’échelle industrielle, en plus de la qualité cristalline, d’autres critères rentrent en jeu. Il s’avère notamment nécessaire de réaliser l’épitaxie sur des substrats de Si standards pour la microélectronique, c’est-à-dire d’orientation cristalline (100), sans forte désorientation et de diamètre 200 voire 300mm. Or dans la plupart des études, la croissance est réalisée sur un substrat désorienté (4-6°) afin d’éliminer les parois d’antiphase. Les substrats de Si standards ne présentent pas de désorientation, ou bien une désorientation très faible (<1°). Il est donc nécessaire de s’affranchir de cette désorientation pour adapter l’épitaxie dans un environnement Si.
Au LTM, la croissance par MOCVD de GaAs et d’InGaAs a été optimisée sur substrat Si 300mm standard (100). La couche GaAs réalisée directement sur Si ne présente aucune paroi d’antiphase, pour une épaisseur de 150nm seulement [ALCOTTE16], alors que le substrat montre seulement une légère désorientation de 0,15°. Les détails de la croissance, réalisée en deux étapes, seront donnés dans le chapitre 3. La mobilité des électrons dans le GaAs est de 2000 cm²V-1s-1 pour une concentration d’électrons de 7×1017cm-3. La densité de dislocation de 3×109cm-2 peut encore être réduite afin d’améliorer la mobilité des porteurs. Pour la croissance de la couche d’InGaAs, une couche buffer d’InP est insérée entre le GaAs et l’InGaAs. La croissance sera détaillée dans le chapitre 3, partie 6.1.

Afin de s’affranchir des défauts cristallins induits par la différence de paramètre de maille, le moyen le plus direct est de faire croitre la couche d’intérêt sur son substrat en accord de paramètre de maille, puis de reporter cette couche sur un substrat Si par collage moléculaire. Cette technique permet d’obtenir un canal III-V sans défauts cristallins, type paroi d‘antiphase ou dislocations, sur un oxyde de silicium. Cependant, la taille des substrats III-V étant limitée à 100mm, le substrat Si 200 ou 300mm ne sera pas exploité au maximum. Après hétéroépitaxie d’une couche III-V au-dessus de couches tampons sur un substrat de Si 300mm, comme expliqué précédemment, la couche supérieure la moins défectueuse peut être reportée sur un autre substrat Si via un collage moléculaire. De cette manière, la couche III-V recouvre entièrement le substrat Si 300mm. Nous allons décrire plus en détail ces deux stratégies de collage.
La technique de collage a l’avantage de pouvoir réaliser un canal fin sur oxyde comme les substrats Silicon-on-insulator (SOI), utilisés pour la technologie FD-SOI développée au CEA et à STMicroelectronics. Dans cette technologie, un fin canal de Si repose sur un isolant afin d’améliorer le contrôle électrostatique. De la même manière, la structure III-V-OI désigne une couche de III-V sur un oxyde. La configuration canal sur oxyde permet d’utiliser l’oxyde comme deuxième grille sur la face arrière. L’application d’une tension sur la face arrière du transistor permet d’adapter la consommation du circuit en fonction des opérations réalisées. De la même manière que pour le FD-SOI, il a déjà été récemment montré que les caractéristiques d’un transistor InGaAs peuvent être modulées par l’application d’un tension en face arrière [LINJ16].